關(guān)于“調(diào)整后的峰值性能（APP）”的技術(shù)注釋
調(diào)整后的峰值性能（APP）是指數(shù)字計(jì)算機(jī)在進(jìn)行64位或更多位的浮點(diǎn)加法和乘法運(yùn)算的調(diào)整后的峰值速度。
本技術(shù)說明涉及的縮寫：
n “數(shù)字計(jì)算機(jī)”中的處理器數(shù)量
I 處理器編號（1，……，n）
ti 處理器時鐘周期（ti=1/Fi）
Fi 處理器頻率
Ri 峰值浮點(diǎn)運(yùn)算速度
Wi 體系結(jié)構(gòu)調(diào)整因子
APP用加權(quán)萬億次浮點(diǎn)運(yùn)算(Weighted TeraFLOPS (WT))表示，單位是1012調(diào)整后的每秒浮點(diǎn)運(yùn)算。
APP的計(jì)算方法如下：
1.確定數(shù)字計(jì)算機(jī)中的每個處理器i在每個時鐘周期內(nèi)執(zhí)行的64位或更多位的峰值浮點(diǎn)操作次數(shù)（FPOi）。
注： 在確定FPO時，僅包括64位或更多位浮點(diǎn)加法、浮點(diǎn)乘法運(yùn)算。所有浮點(diǎn)運(yùn)算必須表示為每個處理器時鐘周期所執(zhí)行的運(yùn)算次數(shù)；需要多個時鐘周期完成的運(yùn)算 可以表示為每個時鐘周期完成運(yùn)算的分?jǐn)?shù)值。對于不能進(jìn)行64位或更多位浮點(diǎn)操作數(shù)的處理器，其有效浮點(diǎn)運(yùn)算速度R為0。
2.計(jì)算每個處理器的浮點(diǎn)運(yùn)算速度R，Ri= FPOi/ ti
3.計(jì)算APP，APP=W1×R1+ W2×R2+…+ Wn×Rn
4.對于“向量處理器”，Wi=0.9；對于非“向量處理器”，Wi=0.3
注1：對于在一個時鐘周期內(nèi)能夠完成復(fù)合運(yùn)算的處理器，比如：同時進(jìn)行加法和乘法運(yùn)算，所有運(yùn)算次數(shù)都計(jì)算在內(nèi)。
注2：就流水線處理器而言，有效浮點(diǎn)運(yùn)算速度R取流水線滿時的流水線速度，或非流水線速度中的較高值。
注3：在計(jì)算APP之前，應(yīng)先對每個參與運(yùn)算的處理器，按照其最大可能的理論值來計(jì)算其運(yùn)算速度R。如果計(jì)算機(jī)生產(chǎn)商在手冊或資料中聲稱，該計(jì)算機(jī)能夠進(jìn)行并發(fā)、并行、同時操作或運(yùn)行，則在計(jì)算R時，應(yīng)考慮同時操作的因素。
注4：計(jì)算APP時，不應(yīng)考慮那些僅負(fù)責(zé)輸出/輸入和外部設(shè)備功能（如：磁盤驅(qū)動器、通信及視頻顯示等）的處理器。
注5：計(jì)算APP的值，不考慮通過“局域網(wǎng)”、廣域網(wǎng)、I/O共享連接或共享設(shè)備、I/O控制器以及任何由“軟件”實(shí)現(xiàn)通訊互連的處理器組合。
注6: 計(jì)算APP的值，必須包括通過聚合、同時運(yùn)算和共享內(nèi)存方式專門設(shè)計(jì)用于增強(qiáng)系統(tǒng)性能的處理器組合。
技術(shù)說明：
1）聚合在同一芯片上的所有同時運(yùn)行的處理器和加速器；
2）處理器組合共享內(nèi)存方式，是任一處理器通過高速緩存塊或存儲字的硬件傳輸、不用任何的軟件機(jī)制可以訪問系統(tǒng)中的任一內(nèi)存地址。該方式可以通過2.2中規(guī)定的“電子組件”獲得。
注7：“向量處理器”定義為內(nèi)置向量指令的處理器，這些指令能夠同時進(jìn)行多重浮點(diǎn)向量（64位或更多位的一維數(shù)組）運(yùn)算，且處理器中至少含有2個向量功能部件和至少8個向量寄存器，每個向量寄存器至少包含64個數(shù)據(jù)單元。
?